4

03CO





IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

Marko KARPPANEN

Serial No.:

10 / 073,241

Filed:

FEBRUARY 13, 2002

Title:

METHOD AND DEVICE FOR IMPROVING THE RELIABILITY OF A

COMPUTER SYSTEM

LETTER CLAIMING RIGHT OF PRIORITY

Assistant Commissioner for

MARCH 29, 2002

Patents

Washington, D.C. 20231

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s)

the right of priority based on:

Finland Patent Application No. 19991735

Filed: AUGUST 16, 1999

A certified copy of said Finland Patent Application is attached.

Respectfully submitted,

ANTONELLI/TERRY, STOUT & KRAUS, LLP

Donald E. Stout

Registration No. 26,422

DES/rp Attachment Helsinki 25.1.2002

ETUOIKEUSTODISTUS PRIORITY DOCUMENT

Hakija Applicant Nokia Telecommunications Oy

Helsinki

Patenttihakemus nro

19991735

Patent application no

Tekemispäivä Filing date

16.08.1999

Kansainvälinen luokka

G06F

International class

Keksinnön nimitys Title of invention

"Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi"

Hakijan nimi on hakemusdiaariin 05.12.1999 tehdyn nimenmuutoksen jälkeen Nokia Networks Oy.

The application has according to an entry made in the register of patent applications on 05.12.1999 with the name changed into Nokia Networks Oy.

Hakemus on hakemusdiaariin 25.01.2002 tehdyn merkinnän mukaan siirtynyt Nokia Corporation nimiselle yhtiölle, kotipaikka Helsinki.

The application has according to an entry made in the register of patent applications on 25.01.2002 been assigned to Nokia Corporation, Helsinki.

Täten todistetaan, että oheiset asiakirjat ovat tarkkoja jäljennöksiä patentti- ja rekisterihallitukselle alkuaan annetuista selityksestä, patenttivaatimuksista, tiivistelmästä ja piirustuksista.

This is to certify that the annexed documents are true copies of the description, claims, abstract and drawings originally filed with the Finnish Patent Office.

Tutkimussihteeri

Maksu

50 €

50 EUR

Maksu perustuu kauppa- ja teollisuusministeriön antamaan asetukseen 1027/2001 Patenttija rekisterihallituksen maksullisista suoritteista muutoksineen.

The fee is based on the Decree with amendments of the Ministry of Trade and Industry No. 1027/2001 concerning the chargeable services of the National Board of Patents and Registration of Finland.

Osoite:

Arkadiankatu 6 A P.O.Box 1160

Puhelin: Telephone: + 358 9 6939 500

09 6939 500

09 6939 5328 Telefax: Telefax: + 358 9 6939 5328

FIN-00101 Helsinki, FINLAND

MENETELMÄ JA LAITE TIETOKONEJÄRJESTELMÄN TOIMINTAVAR-MUUDEN PARANTAMISEKSI

Keksintö kohdistuu tietokonejärjestelmiin. Erityisesti keksinnön kohteena on menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi.

KEKSINNÖN TAUSTA

25

30

35

Tietokonejärjestelmissä käytetään standardoi-10 tuja väyläratkaisuja, joilla erilaiset oheislaitteet tai prosessorijärjestelmät yhdistetään toisiinsa. CompactPCI on PCI-väylään perustuva (PCI, Peripheral Component Interconnect), erityisesti teolliskäyttöön ja/tai sulautettuihin sovelluksiin tarkoitettujen tie-15 tokonejärjestelmien väyläratkaisu, jota käytetään mekaanisesti vaativissa ympäristöissä. PCI-väylän ominaisuuksia on laajemmin kuvattu julkaisussa "PCI Local Bus Specification"; PCI Special Interest Group, June 1, 1995. Liitämme julkaisun viittauksella tähän hake-20 mukseen.

Väylälle liittyneet yksiköt kommunikoivat ... keskenään erityisen osoitussekvenssin avulla. Eräissä osoitussekvensseissä osoittava yksikkö osoittaa osoitettavaa yksikköä tai odottaa vastausta osoitukseen niin kauan, kunnes osoitettava yksikkö vastaa. osoitettava yksikkö on viallinen, se ei pysty vastaamaan osoitukseen, jolloin koko tietokone- tai mikroprosessorijärjestelmä jää odottamaan osoitusväylän vapautumista. Tämä voi aiheuttaa virhetilanteen koko järjestelmään. Eräs esimerkki tämän tyyppisestä tilanteesta syntyy CompactPCI-väylän eräissä osoitusmuodoissa, joissa osoitussekvenssissä ei valvota väylän vapautusta. Tällöin ongelmatilanne syntyy, jos pistoyksikkö on viallinen, jolloin se saattaa pitää liitäntäpiirin kautta CompactPCI-väylän signaalin DEVSEL# aktiivisena ja signaalin TRDY# passiivisena osoittaen

huomanneensa olevansa osoituksen kohteena (DEVSEL#), mutta ei vielä valmiina toimenpiteisiin (TRDY#). PCI-väylää valvova järjestelmä jää odottamaan väylän vapautumista ja järjestelmän toiminta jumiintuu.

Tyypillisesti järjestelmän isäntäyksikölle on toteutettu ns. vahti-ajastin, joka on nollattava ennalta määrätyin aikavälein. Mikäli vahti-ajastinta ei nollata, suorittaa järjestelmä uudelleenkäynnistyksen eli resetin. Tästä voi seurata päättymätön silmukka ja järjestelmän kaatuminen. Kuitenkin yllä kuvatussa esimerkkitilanteessa vahti-ajastinta ei välttämättä käynnistetä ollenkaan, tai se ei "huomaa" syntynyttä ongelmatilannetta.

Keksinnön tarkoituksena on poistaa tai ainakin merkittävästi vähentää edellä kuvattuja ongelmia. Lisäksi keksinnön tarkoituksena on tuoda esiin uudenlainen menetelmä ja laite, joilla vikatilanteessa voidaan erottaa vikaantunut yksikkö tietokonejärjestelmästä. Edelleen keksinnön tarkoituksena on parantaa PCI-väyläjärjestelmän toimintavarmuutta yksinkertaisella väylään liitetyn laitteen sisäisellä valvontamekanismilla.

KEKSINNÖN YHTEENVETO

5

10

15

20

35

Esillä olevassa keksinnössä PCI-väylään liitetylle pistoyksikölle tai liitäntäpiirille, joka toimii väylän ja pistoyksikön rajapintana, järjestetään vahti-ajastin, jolla sisäisesti valvotaan pistoyksikön osoitusta. Tällöin ne virhetilanteet, joita ei välttämättä huomata PCI-väylän isäntäjärjestelmään toteutetuilla mekanismeilla, huomataan ja niiden aiheuttamilta ongelmilta voidaan välttyä.

Keksinnön kohteena on menetelmä tietokonejärjestelmän toimintavarmuuden parantamiseksi. Tietokonejärjestelmään kuuluu väylä, joka on edullisesti CompactPCI-väylä. Lisäksi järjestelmään kuuluu liitäntäpiiri ja pistoyksikkö, joka yhdistetään väylään lii-

täntäpiirillä. Menetelmässä osoitetaan väylällä pistoyksikköä. Osoituksella tarkoitetaan esimerkiksi pistoyksikölle tulevia I/O- ja muistiosoituksia. Keksinnön mukaisesti seurataan liitäntäpiirillä osoituksen kestoa, ja kun osoitus kestää yli ennalta määrätyn ajan, keskeytetään osoitus. Osoituksen seuranta voidaan toteuttaa siten, että liitäntäpiirille järjestetään vahti-ajastin, joka käynnistetään ja mahdollisesti alustetaan alkutilaan pistoyksikön osoituksen käynnistyttyä. Jos osoituksen kesto ylittää vahti-ajastimeen ennalta asetetun aika-arvon, suoritetaan osoituksen päättäminen esimerkiksi liitäntäpiirin aloitteesta.

5

10

15

20

25

30

35

Eräässä menetelmän edullisessa sovelluksessa liitäntäpiirillä suoritetaan TARGET ABORT -tyyppinen osoituksen päättäminen, joka kuvataan esimerkiksi edellä mainitussa julkaisussa "PCI Local Bus Specification" sivulla 41. Tällöin liitäntäpiiri suorittaa osoituksen päättämisen, vaikka pistoyksikkö olisi epäkunnossa eikä itse pystyisi osoitusta päättämään.

Eräässä sovelluksessa liitäntäpiirillä asetetaan SERR#-signaali aktiiviseksi väylällä, kun osoitus on päätetty. Väylän isäntäyksikkö voi näiden toimenpiteiden seurauksena kytkeä vikaantuneen pistoyksikön irti väylältä. Eräässä keksinnön edullisessa sovelluksessa asetetaan liitäntäpiirillä Signaled System Error -bitti aktiiviseksi pistoyksikön statusrekisterissä, jos osoituksen kesto ylittää vahti-ajastimeen ennalta asetetun aika-arvon. Statusrekisterin Signaled System Error -bitin perusteella pistoyksikkö havaitsee liitäntäpiirin muodostaneen väylälle virheilmoituksen. Pistoyksikkö voi muuttaa toimintatilaansa tämän perusteella, esimerkiksi ilmaisemalla virhetilanteen pistoyksikköön kuuluvan ledin tai vastaavan vikaa ilmaisevan signaalin avulla. Myös yllä mainitut signaalit on kuvattu edellä mainitussa julkaisussa "PCI Local Bus Specification".

Lisäksi keksinnön kohteena on liitäntäpiiri edellä kuvatun kaltaisen tietokonejärjestelmän toimintavarmuuden parantamiseksi. Keksinnön mukaisesti liitäntäpiiriin kuuluu vahti-ajastin, välineet ajastuksen käynnistämiseksi osoituksen käynnistyttyä ja välineet osoituksen päättämiseksi, jos osoituksen kesto ylittää vahti-ajastimeen ennalta asetetun aika-arvon. Eräässä edullisessa sovelluksessa väylä on CompactPCI-väylä. Liitäntäpiiriin kuuluu edullisesti välineet osoituksen päättämiseen. Lisäksi liitäntäpiiriin kuuluu välineet SERR#-signaalin asettamiseksi aktiiviseksi väylällä, jos osoituksen kesto on ylittänyt vahti-ajastimeen ennalta asetetun aika-arvon tai kun liitäntäpiiri on antanut ilmoituksen väylälle osoituksen keskeyttämisestä. Edelleen liitäntäpiiriin voi kuulua välineet Signaled System Error -bitin asettamiseksi aktiiviseksi pistoyksikön statusrekisterissä, jos osoituksen kesto on ylittänyt vahti-ajastimeen ennalta asetetun aika-arvon tai kun liitäntäpiiri on antanut väylälle ilmoituksen osoituksen keskeyttämisestä.

Keksinnön etuna on, että tietokonejärjestelmä havaitsee viallisen pistoyksikön ja pystyy erottamaan sen toiminnasta ilman käyttäjän toimenpiteitä. Edelleen keksinnön ansiosta vältytään koko järjestelmän vikatilanteelta, koska vioittunut ja osoitukseen vastaamaton yksikkö ei turhaan varaa järjestelmän resursseja. Samalla järjestelmän diagnostiikka kertoo huoltomiehelle, mikä järjestelmän pistoyksiköistä on korjattava. Vahti-ajastin on toteutettavissa liitäntäpiirille helposti ja taloudellisesti, joten keksintö on käyttökelpoinen useissa erilaisissa ympäristöissä.

KUVALUETTELO

10

15

20

25

30

Seuraavassa keksintöä selostetaan sovel-35 lusesimerkkien avulla viittaamalla oheiseen piirustukseen, jossa kuvat la ja 1b esittävät kaaviomaisesti erästä sovellusta keksinnön mukaisesta järjestelmästä;

kuva 2 esittää kaaviomaista yleiskuvaa erääseen keksinnön mukaiseen CompactPCI-väyläsovellukseen liittyvästä signaloinnista; ja

kuva 3 esittää vuokaaviona erään sovelluksen keksinnön mukaisesta menetelmästä.

KEKSINNÖN YKSITYISKOHTAINEN SELOSTUS

25

30

10 Kuvassa la on esitetty kaaviomaisesti eräs keksinnön mukainen järjestelmä. Järjestelmään kuuluu väylä PCI, joka esimerkkitapauksessa on CompactPCIväylä. CompactPCI-väylään on yhdistetty useita pistoyksiköitä 21, 22, 23 käyttäen liitäntäpiirejä 1. Jär-15 jestelmään kuuluva pistoyksikkö 2 voi olla esimerkiksi väylän isäntäyksikkö 21, joita voi olla yksi tai useampia. Pistoyksikkö 2 voi olla myös renkiyksikkö 22, sulautettu järjestelmä tai jokin järjestelmän ominaisuuksia lisäävä lisälaite 23. Eräs esimerkki tietokone-20 järjestelmästä on Nokian valmistama puhelinkeskusjärjestelmä, jonka pistoyksiköt on yhdistetty CompactPCI-väylään.

CompactPCI-väylään liitettäville komponenteille on asetettu tietyt vaatimukset, joiden mukaan niiden on toimittava. Näissä vaatimuksissa kuvataan PCI-väylän signalointi ja toiminta eri signaalien vastaanottamisen tai lähettämisen jälkeen. Näitä vaatimuksia ei tässä kuvata yksityiskohtaisemmin, vaan viitataan edellä mainittuun julkaisuun "PCI Local Bus Specification", jossa edellä mainitut vaatimukset on kuvattu yksityiskohtaisesti.

Liitäntäpiiri 1 on esimerkissä toteutettu erillisenä komponenttina pistoyksikön 2 yhteyteen, mutta se voi olla toteutettu myös osana pistoyksikköä. Liitäntäpiiri 1 on esimerkiksi FPGA-piirillä (FPGA, Field Programmable Gate Array) toteutettu toiminnallinen kokonaisuus, jolloin myös pistoyksikön 2 toiminto-

ja voidaan toteuttaa samalle piirille. Vastaavat toiminnot ovat toteutettavissa myös erilliskomponentein tai ASIC-piirillä (ASIC, Application Specific Integrated Circuit).

Liitäntäpiiriin 1 kuuluu tarvittavat komponentit ja ohjelmalohkot, viittaamme edellä mainittuun julkaisuun, pistoyksikön 2 ja väylän PCI välisen kommunikoinnin toteuttamiseksi, jolloin se toimii linkkinä pistoyksikön 2 ja väylän toimintojen välillä.

Keksinnön mukaisesti liitäntäpiiriin 1 kuuluu vahtiajastin 3 (WDT, Watchdog Timer), joka seuraa väylän PCI osoitusten suoritusaikoja ja aloittaa toimenpiteet virhetilanteen osoittamiseksi ja poistamiseksi, jos suoritusaika ylittää ennalta määrätyn aikarajan.

Kuvassa 1b on esitetty kaaviomaisesti eräs 15 sovellus liitäntäpiiristä 1. Liitäntäpiirille kuuluu vahti-ajastimen 3 lisäksi välineet 4 vahti-ajastimen käynnistämiseksi pistoyksikölle 2 tulevan osoituksen käynnistyttyä. Käytännössä välineet 4 on toteutettu liitäntäpiirin signalointiosan yhteyteen ohjelmaloh-20 kolla, joka käynnistää ajastuksen havaittuaan tietyn signaalin tai signaalit aktiivisena. Myös muita mahdollisia ammattimiehen tuntemia tapoja voidaan käyttää välineiden 4 toteutukseen. Ohjelmalohko 4 myös tunnistaa liitäntäpiiriin 1 yhdistetyn pistoyksikön 2 osoit-25 teen. Näin varmistetaan, että vahti-ajastin käynnistyy ainoastaan oikealla pistoyksiköllä 2, jolloin harvemmin osoitettavat pistoyksiköt eivät aiheuta turhia vikasignaaleja.

TARGET ABORT -tyyppinen osoituksen päättäminen toteutetaan tietyllä ohjelmaosalla tai -lohkolla
5, joka saa liipaisun päättämiselle vahti-ajastimen 3
tilasta. Käytännössä liipaisuna on vahti-ajastimen
ylivuoto. Tällöin liitäntäpiirin 1 toiminnallisuus voi
pelastaa koko järjestelmän kaatumiselta, vaikka pistoyksikkö olisikin viallinen. TARGET ABORT -tyyppisellä
osoituksen päättämisellä tarkoitetaan epänormaalia

30

35

osoituksen päättämistä tilanteessa, jossa osoitettu pistoyksikkö (target) havaitsee fataalisen häiriön tai se ei pysty toteuttamaan pistoyksikölle osoitettua pyyntöä. Liitäntäpiirille 1 kuuluu myös välineet 6 SERR# -signaalin asettamiseksi aktiiviseksi väylällä, jos osoituksen kesto on ylittänyt vahti-ajastimeen 3 ennalta asetetun aika-arvon. Käytännössä tämäkin on liitäntäpiirin toiminnallinen ominaisuus ja välineet 6 voidaan toteuttaa sopivalla ohjelmalla tai ohjelmalohkolla. SERR#-signaalin avulla raportoidaan järjestelmässä virheistä, jotka johtavat vakaviin järjestelmän toimintahäiriöihin. Edelleen välineillä 7 asetetaan Signaled System Error -bitti aktiiviseksi pistoyksikön 2 statusrekisterissä STATUS, jos osoituksen kesto on ylittänyt vahti-ajastimeen 3 ennalta asetetun aikaarvon eli osoitus on keskeytetty. Myös tämä on liitäntäpiirin toiminnallinen ominaisuus ja välineet 7 voidaan toteuttaa sopivalla ohjelmalla tai ohjelmalohkolla. Edelleen todetaan, että vahti-ajastin 3 ja liitäntäpiirille toteutetut välineet 4 - 7 voidaan toteuttaa FPGA-piirille tai erilliskomponentein. Keksinnön mukainen toiminta voidaan toteuttaa kaikkiin liitäntäpiireihin 1 tai vain osaan niistä.

5

10

15

20

Kuvassa 2 esitetään eräs esimerkinomainen tarkennus kuvissa la ja lb esitetyistä komponenteista. 25 Kuvassa 2 kuvataan lohkokaaviotasolla pistoyksikön tai liitäntäyksikön liitäntäpiirillä olevia komponentteja ja signalointia. Liitäntäpiiri liittyy CompactPCIväylään (CompactPCI BUS). Näiden komponenttien toiminta ja merkitys on ammattimiehelle selvää emmekä sen 30 vuoksi kuvaa niitä tarkemmin lukuun ottamatta keksinnön kannalta merkittäviä osia. Vahti-ajastin (kuvassa 2 Watchdog Timer) käynnistyy, kun PCI-väylän osoitusjakso alkaa eli kun väylällä osoitetaan liitäntäpiirin 35 takana olevaa pistoyksikköä. Liitäntäpiiri havaitsee osoituksen esimerkiksi aktiiviseksi asetetusta signaalista IDSEL, joka ilmaisee pistoyksikön valintaa.

Ennen kuin osoitus aloitetaan, PCI-väylän on pyydettävä pistoyksikön sisäinen väylä käyttöön asettamalla signaali PCI BREQ aktiiviseksi. Tämä on vahtiajastimelle indikaatio käynnistyvästä osoituksesta ja se käynnistyy. Kun User interface -logiikka luovuttaa sisäisen väylän PCI-väylän käyttöön, asetetaan PCI BGNTn signaali aktiiviseksi ja vahti-ajastin saa samalla tiedon, että laskenta voidaan lopettaa. Tämä toimenpide nollaa vahti-ajastimen. Saatuaan sisäisen väylän käyttöönsä PCI-väylä aloittaa kirjoitus- tai PCI WRITElukujakson asettamalla tai PCI READsignaalin aktiiviseksi.

10

15

20

25

30

Jos PCI-piiri on WAIT-tilassa, jolloin jokainen PCI-väyläjakso on kuitattava READYn-signaalilla, vahti-ajastin käynnistyy. Tällöin vahti-ajastin pysäytetään, kun READYn-signaali on aktiivisena, jolloin PCI_WRITE- tai PCI_READ-signaali passivoituu, mikä käytännössä tarkoittaa, että operaatio on suoritettu. PCI-piiri on WAIT-tilassa, kun kyseessä olevaan yksikkön ladataan ohjelmistoa tai FPGA-piirin koodia tai kun kyseessä oleva yksikkö vaatii kaikkien osoitusten olevan WAIT-pohjaisia. Kun PCI-piiri ei ole WAIT-tilassa, vahti-ajastin ei valvo yksittäisiä osoituksia, vaan ainoastaan yksikön sisäisen väylän varauspyyntöjä PCI_BREQn- ja PCI_BGNTn-signaalien perusteella.

Jos PCI-piirin ollessa WAIT-tilassa vahtiajastimeen ajastettu aika kuluu umpeen, tehdään seuraavat toimenpiteet:

lopetetaan osoitus tai katkaistaan PCI-väyläjakso, passivoidaan yksikön väylälle tuleva ohjaussignaali,

alustetaan PCI-piirin sisäiset tilakoneet alkutilaan,

asetetaan SIGNALED SYSTEM ERROR -bitti STATUS-rekisterissä,

asetetaan SIGNALED TARGET ABORT -bitti STATUS-rekisterissä,

aktivoidaan SERR#-signaali CompactPCI-väylälle ja palataan alkutilaan odottamaan uutta osoitusta.

5 Käytännössä edelleen CompactPCI-väylän isäntäkoneen ohjelmisto poistaa viallisen pistoyksikön käytöstä ja viasta informoidaan järjestelmän ylläpidolle.

Kuvassa 3 on esitetty vuokaaviona erään keksinnön mukaisen menetelmän vaiheet. Kohdassa 10 väylältä PCI osoitetaan pistoyksikköä 1. Osoitus voi olla 10 I/O-tyyppinen osoitus tai muistiosoitus. Osoittava laite voi olla esimerkiksi väylän isäntäyksikkö 21. Kohdassa 11 liitäntäpiiri 1 havaitsee osoituksen ja käynnistää vahti-ajastimen 3. Kohdissa 12 ja 13 tarkistetaan osoituksen tila suhteessa vahti-ajastimeen 15 3. Jos osoitus lopetetaan ennen vahti-ajastimen 3 ylivuotoa, pysäytetään ajastin ja jätetään se lepotilaan odottamaan seuraavaa osoitusta. Jos vahti-ajastimen 3 ylivuoto tapahtuu, siirrytään kohtaan 14. Kohdassa 14 suoritetaan Target Abort -tyyppinen osoituksen päättä-20 minen. Kohdassa 15 asetetaan SERR#-signaali aktiiviseksi väylälle PCI. Kohdassa 16 asetetaan Signaled System Error -bitti aktiiviseksi pistoyksikön 2 statusrekisterissä.

Keksintöä ei rajata pelkästään edellä esitettyjä sovellutusesimerkkejä koskevaksi, vaan monet muunnokset ovat mahdollisia pysyttäessä patenttivaatimusten määrittelemän keksinnöllisen ajatuksen puitteissa.

PATENTTIVAATIMUKSET

 Menetelmä tietokonejärjestelmän toimintavarmuuden parantamiseksi, johon järjestelmään kuuluu:

väylä (PCI);

5

30

liitäntäpiiri (1); ja

pistoyksikkö (2), joka yhdistetään väylään liitäntäpiirillä (1); ja

jossa menetelmässä osoitetaan väylällä (PCI) pistoyksikköä (2), tunnettu siitä, että:

10 tarkkaillaan liitäntäpiirillä pistoyksikölle (2) tulevia osoituksia;

mitataan pistoyksikön osoituksen kestoa; ja kun kesto ylittää ennalta määrätyn aikajakson,

päätetään osoitus.

- 2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että tarkkaillaan osoituksen kestoa vahtiajastimella (3), johon on asetettu ennalta määrätty ajastus.
- 3. Patenttivaatimuksen 1 tai 2 mukainen mene-20 telmä, tunnettu siitä, että päätetään osoitus lähettämällä väylälle (PCI) osoituksen päättämistä osoittava signaali.
- 4. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että asetetaan liitäntäpiirillä 25 (1) virhe-signaali aktiiviseksi väylällä (PCI), kun osoitus on päätetty.
 - 5. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että asetetaan liitäntäpiirillä (1) pistoyksikön (2) virhetilan ilmoitus aktiiviseksi pistoyksikön statusrekisterissä (STATUS), kun osoitus on päätetty.
 - 6. Liitäntäpiiri tietokonejärjestelmän toimintavarmuuden parantamiseksi, johon järjestelmään kuuluu:
- 35 väylä (PCI);

pistoyksikkö (2), joka yhdistetään väylään (PCI) liitäntäpiirillä (1);

tunnettu siitä, että liitäntäpiiriin (1) kuuluu:

vahti-ajastin (3);

10

välineet (4) vahti-ajastimen käynnistämiseksi osoituksen käynnistyttyä; ja

välineet (5) osoituksen päättämiseksi.

- 7. Patenttivaatimuksen 5 mukainen liitäntäpiiri, tunnettu siitä, että liitäntäpiiriin (1) kuuluu välineet (5) osoituksen päättämistä osoittavan signaalin lähettämiseksi väylälle (PCI).
- 8. Patenttivaatimuksen 5 tai 6 mukainen liitäntäpiiri, tunnettu siitä, että liitäntäpiiriin (1) kuuluu välineet (6) virhe-signaalin asettamiseksi aktiiviseksi väylällä (PCI).
- 9. Jonkin patenttivaatimuksista 6 8 mukainen menetelmä, tunnettu siitä, että liitäntäpiiriin (1) kuuluu välineet (7) pistoyksikön virhetilan ilmoituksen asettamiseksi aktiiviseksi pistoyksikön (2) statusrekisterissä (STATUS).
- 20 10. Patenttivaatimuksen 6 mukainen liitäntäpiiri, tunnettu siitä, että väylä (PCI) on CompactPCI-väylä.

(57) TIIVISTELMÄ

Keksinnön kohteena on menetelmä ja laite tietokonejärjestelmän toimintaparantamiseksi CompactPCIvarmuuden väylällä. Tietokonejärjestelmään kuuluu väylä (PCI), liitäntäpiiri (1) ja pistoyksikkö (2), joka yhdistetään väylään liitäntäpiirillä (1). Menetelmässä järjestetään liitäntäpiirille (1) ajastin (3), joka käynnistetään pistoyksikön osoituksen käynnistyttyä ja suoritetaan osoituksen päättäminen, jos osoituksen kesto ylittää vahti-ajastimeen (3) ennalta asetetun aika-arvon. Keksinnön mukaiseen liitäntäpiiriin (1) kuuluu vahti-ajastin (3), välineet (4) ajastuksen käynnistämiseksi osoituksen käynnistyttyä ja välineet (5) osoituksen päättämiseksi, jos osoituksen kesto ylittää vahti-ajastimeen (3) ennalta asetetun aika-arvon.

(Fig. 1)




Fig. 1a




Fig. 1b




Fig. 2

